Erstellen von VHDL–Design für CPLD oder FPGA mit verschiedenen Aufgabe wie z.B.
Hardware-Entwurf Telekommunikation:
S0, Up0, Upn und S2M (E1)